综合

影视

购物

  • 亚稳态_360百科

    亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且... 详情>>
    分类 - 解决方法 - 原因 - 危害 - 全部

    baike.so.com/doc/7909153-818...

  • 数字电路中的亚稳态产生原因和处理方法-CSDN博客

    1条评论  158个收藏  发表时间:2024年2月29日

    1.应用背景 (1)亚稳态发生原因 (2)亚稳态发生场合 (3)亚稳态的危害 2.理论分析 (1)信号传输中的亚稳态 (2)复位电路的亚稳态 一、异步复位电路...

    blog.csdn.net/weiaipan1314/articl...

  • 没搜到满意答案?来试试AI搜索!

    生成式AI答案引擎
    生活百科|学习助手|工作提效

  • 深入理解FPGA中的亚稳态概念- 知乎

    2021年10月24日 - 今天学习了亚稳态(Metastability)这个概念,这个概念是FPGA时序逻辑基础中的基础,很值得深入学习与理解.Understanding Metastability in FP...

    zhuanlan.zhihu.com/p/425156276

  • 数字电路中的亚稳态产生原因和处理方法_亚稳态如果产生不对的...

    最近在异步FIFO设计中,遇到了对跨时钟信号的同步处理,主要是为了降低亚稳态出现的概率.因此这篇文章主要讲一下亚稳态出现原因以及处理办法。...

    blog.csdn.net/IamSarah/...

  • 亚稳态的概念- yfwblog - 博客园

    发表时间:2015年9月5日

    亚稳态是由于违背了触发器的建立和保持时间而产生的.如果信号在这段时间内发生了变化,那么输出将是未知的即称为亚稳态...

    www.cnblogs.com/yfwblog/p/478...

  • 关于亚稳态- 知乎

    亚稳态是指在稳定一个确定的电平之前,徘徊在一个中间电平状态,有不确定性。.1. 两个时钟,其中一个时钟的周期是另外一个时钟周期的整数倍且其中一个时钟可以由FPGA内部PLL或者DLL控制时使用,可以...

    zhuanlan.zhihu.com/p/2109997...

  • 亚稳态—学习总结- 知乎

    2021年10月23日 - 当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上.1)亚稳态违背了时序,无法在规定时间...

    zhuanlan.zhihu.com/p/424614439

  • 亚稳态培训教材.ppt-原创力文档

    阅读文档 27页 - undefined金币 - 上传时间:2020年9月17日

    第9章材料的亚稳态稳态:体系自由能最低的平衡状态.亚稳态:体系高于平衡态时自由能的状态的一种非平衡态...

    max.book118.com/html/2020/091...

无追为您找到约8,290条相关结果
12345678910下一页

无追已累计保护
  • 0
  • 0
  • 0
  • 0
  • 0
  • 0
  • 0
  • 0
  • 0
次匿名搜索

21秒前更新换一换

尝试下载 360极速浏览器X,给隐私保护加码

尊敬的用户:

自2024年5月30日起,无追搜索全新升级为360AI搜索。2024年6月13日前,您仍可正常访问及使用无追搜索页面及功能,感谢您的理解与支持!

立即体验

提前体验智能新搜索